东京电子成功开发400层堆叠3D NAND闪存技术

(相关资料图)

东京电子（TEL）6月9日发布消息，宣布成功开发出一种存储芯片通孔蚀刻技术，可用于制造400层以上堆叠的3D NAND闪存芯片。研究团队开发的新工艺，首次将电蚀刻应用带入低温范围，并开创性地发明了具有极高蚀刻速率的系统。

这项创新技术可以在短短33分钟内完成10微米深度的蚀刻，与此前的技术相比时间大大缩短。东京电子表示，该技术的应用不仅有助于制造更高容量的3D NAND，还能够将全球变暖的风险减少84%。

图1：蚀刻通孔的横截面、纵截面

图2：通孔用于3D NAND的示例

东京电子表示，开发这项技术的团队，将在6月11~16日于日本京都举办的2023年超大规模集成电路技术和工艺研讨会上发布最新成果和报告。

关键词：